特許

J-GLOBAL ID：200903096656864047

デルタシグマ変調器のALC回路

発明者： 大西 教久 ,  葛生 稔
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-279228
公開番号（公開出願番号）：特開平8-139607
出願日： 1994年11月14日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 入力信号レベルの大小に関係なく、量子化時のビット割当てを最適にし、出力レベルを自動的に最適にコントロールする。【構成】 遅延回路4からの帰還信号と入力信号との減算出力を1段もしくは複数段の積分器1,2で積分し、その積分出力を比較器3によって所定電圧と比較し、比較結果をデジタルフィルタ5に入力して、入力信号に対応するデジタル信号を得るデルタシグマ変調器において、デジタルフィルタ5の出力にデコーダ6を設け、デコーダのデコード出力に応じて制御回路7,8によって積分器1,2への帰還信号の帰還量を制御する。具体的には、入力信号レベルが小さいときは帰還量を小さくして見掛け上の入力信号を大きくし、量子化時の割当てビットを増加させるようにする。

請求項（抜粋）：

出力信号を遅延させる遅延回路、該遅延回路の出力に基づく帰還信号と入力信号との減算出力を積分する1段もしくは複数段の積分器、該積分器の積分出力を所定電圧と比較する比較器を有するデルタシグマ変調器と、該デルタシグマ変調器の出力側に接続されたデジタルフィルタとからなる回路構成において、前記デジタルフィルタの出力をデコードするデコーダと、該デコーダの出力に応じて前記帰還信号の帰還量を変更する制御回路とを設け、前記デルタシグマ変調器の出力レベルをコントロールするようにしたことを特徴とするデルタシグマ変調器のALC回路。