特許

J-GLOBAL ID：200903096661797811

オシレータ回路

発明者： 竹前 義博 ,  新美 真 ,  鈴木 孝章 ,  伊藤 成真 ,  瀧田 雅人 ,  杉浦 朗 ,  山口 和子
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-109959
公開番号（公開出願番号）：特開平5-307883
出願日： 1992年04月28日
公開日（公表日）： 1993年11月19日
要約：

【要約】 (修正有)【目的】 本発明はオシレータ回路に関し、温度特性を改善し、信頼性を高めたオシレータ回路を提供することを目的としている。【構成】 インバータ回路と、高電位電源線と低電位電源線との間に、Pチャネルトランジスタ及び抵抗を順に直列接続し、該Pチャネルトランジスタと該抵抗との接続点を出力端とする第一抵抗手段1と、高電位電源線と低電位電源線との間に、抵抗及びNチャネルトランジスタを順に直列接続し、該抵抗と該Nチャネルトランジスタとの接続点を出力端とする第二抵抗手段2とを備え、前記第一抵抗手段の出力端を前記インバータ回路における最も高電位電源線寄りのPチャネルトランジスタQ11,...,Qn6のゲートに接続するとともに、前記第二抵抗手段の出力端を該インバータ回路における最も低電位電源線寄りのNチャネルトランジスタQ14,...,Qn4のゲートに接続し、該インバータ回路を複数段環状に接続して所定のクロック周期を生成するように構成する。

請求項（抜粋）：

高電位電源線と低電位電源線との間に、所定数のPチャネルMOSトランジスタ及び所定数のNチャネルMOSトランジスタを順に直列接続してなるインバータ回路と、前記高電位電源線と前記低電位電源線との間に、ゲートに該低電位電源線の電位レベルを入力する第一PチャネルMOSトランジスタ及び抵抗を順に直列接続し、該第一PチャネルMOSトランジスタと該抵抗との接続点を低電位出力端とする第一抵抗手段と、該高電位電源線と該低電位電源線との間に、抵抗及びゲートに該高電位電源線の電位レベルを入力する第一NチャネルMOSトランジスタを順に直列接続し、該抵抗と該第一NチャネルMOSトランジスタとの接続点を高電位出力端とする第二抵抗手段と、を備え、前記第一抵抗手段の低電位出力端を前記インバータ回路における最も高電位電源線寄りのPチャネルMOSトランジスタのゲートに接続するとともに、前記第二抵抗手段の高電位出力端を該インバータ回路における最も低電位電源線寄りのNチャネルMOSトランジスタのゲートに接続し、該インバータ回路を複数段環状に接続して所定のクロック周期を生成することを特徴とするオシレータ回路。

IPC (2件)：

G11C 11/406 ,  H01L 27/10 481