特許
J-GLOBAL ID：200903096667575926
共有メモリ制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-099105
公開番号（公開出願番号）：特開平6-103154
出願日： 1992年04月20日
公開日（公表日）： 1994年04月15日
要約：
【要約】【構成】 共有メモリ制御回路においてプロセッサ回路からのマイクロ命令またはアドレス情報を判断し、自己の所属する制御部の共有メモリ回路のみに対してデータの書込みを行うか、他の制御部の共有メモリ回路を含む全ての共有メモリ回路に対してデータの書込みを行うかの制御を行う。【効果】 共有メモリ回路に対する不要なデータの書込みを抑制することができ、従って共有メモリ回路に対するアクセス速度を向上させることができる。
請求項（抜粋）：
複数のプロセッサ回路と、前記複数のプロセッサ回路が共有して使用する共有メモリ回路と、前記共有メモリ回路の動作を制御する共有メモリ制御回路とを有する複数の制御部を備える共有メモリ制御装置であって、前記プロセッサ回路から前記共有メモリ回路に対して書込み指示が出されたとき、前記プロセッサ回路からの命令またはアドレス情報によって、前記プロセッサ回路が所属する制御部の共有メモリ回路に対してのみ書込み動作を行うか、または、前記複数の制御部の全ての共有メモリ回路に対して書込み動作を行うかを前記共有メモリ制御回路において制御すること含むことを特徴とする共有メモリ制御装置。
IPC (2件)：
G06F 12/00 571
, G06F 15/16 320
