特許

J-GLOBAL ID：200903096667612252

MOS半導体装置とその製造方法

発明者： 田中 誠
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-180602
公開番号（公開出願番号）：特開平8-031958
出願日： 1994年07月08日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】 薄いゲート絶縁膜を制御性よく形成する。【構成】 適度な酸化処理を施し、続いて1回目の窒化処理を施す。薄いゲート絶縁膜76の形成領域のみにこの膜を残存させる。次に、厚いゲート絶縁膜72の膜厚がT1になるようなゲート酸化を行なう。薄い絶縁膜76は上層から酸化膜66、中間に窒化膜68、基板との界面にゲート酸化で形成された酸化膜74から構成されている。

請求項（抜粋）：

同一半導体基板に膜厚の異なる2種類のゲート絶縁膜が形成されており、膜厚の厚い方のゲート絶縁膜はシリコン酸化膜であり、膜厚の薄いゲート絶縁膜はシリコン酸化膜とシリコン窒化膜の積層膜又はシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜のONO積層膜であることを特徴とするMOS半導体装置。

IPC (3件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

引用特許：

審査官引用 (4件)

• 特開平3-262163
  
• 特開平3-066171
  
• 特開平4-208570
  
• 特開平4-199672