半導体読み出し専用記憶装置

発明者：
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-190356
公開番号（公開出願番号）：特開平6-036586
出願日： 1992年07月17日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】データ読み出し動作に際してセンスアンプに生じる貫通電流の期間が短く、消費電流を低減し得る半導体読み出し専用記憶装置を提供する。【構成】データ読み出し前にビット線13・第1のダミービット線14がプリチャージされ、データ読み出し時にビット線・第1のダミービット線間の電位差がセンス増幅される半導体ROMにおいて、ビット線と等価な負荷容量を有する第2のダミービット線41と、これをデータ読み出し前にプリチャージする回路44と、メモリセル11と等価なビット線駆動能力を有し、第2のダミービット線とワード線12とに接続され、選択時にオン状態となるように設定されたダミーメモリセル42と、データ読み出し時に第2のダミービット線の電位がプリチャージ電位から所定電位だけ変化したことを検知し、センスイネーブル信号を非活性状態に制御する回路(46、47)とを具備することを特徴とする。

請求項（抜粋）：

読み出し専用メモリセルが行列状に配列されたメモリセルアレイと、このメモリセルアレイにおける同一行のメモリセルトランジスタのゲートに共通に接続されているワード線と、上記メモリセルアレイにおける同一列のメモリセルトランジスタのドレインに共通に接続されているビット線と、このビット線と等価な負荷容量を有するダミービット線と、前記ビット線と等価な負荷容量を有する第2のダミービット線と、前記メモリセルアレイからデータを読み出す前に上記ビット線、ダミービット線および第2のダミービット線を所定電位にプリチャージするプリチャージ回路と、データ読み出し時にセンスイネーブル信号を受けて前記ビット線・ダミービット線間の電位差をセンス増幅するセンスアンプと、前記第2のダミービット線と前記ワード線とに接続され、選択時にオン状態となるように設定されたダミーメモリセルと、データ読み出し時に上記第2のダミービット線の電位がプリチャージ電位から所定電位だけ変化したことを検知するダミービット線電位変化検知回路と、このダミービット線電位変化検知回路の検知出力を受けて前記センスイネーブル信号を非活性状態に制御するセンスアンプ制御回路とを具備することを特徴とする半導体読み出し専用記憶装置。

前のページに戻る