特許

J-GLOBAL ID：200903096693788989

高速信号経路および方法

発明者： ブロジェット, グレッグ エイ.
出願人/特許権者： マイクロン テクノロジー,インコーポレイティド
代理人 (3件)： 山本 秀策 ,  安村 高明 ,  森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2002-563485
公開番号（公開出願番号）：特表2004-526351
出願日： 2002年02月04日
公開日（公表日）： 2004年08月26日
要約：

高速信号経路(図3、22、24、26)は、ある論理レベルに対してスキューされた第1の複数のインバータ(図3、96)を含み、このインバータは、別の論理レベルに対してスキューされた第2の複数のインバータ(図3、94)と交互である。結果として、第1の複数のインバータは、デジタル信号のある遷移を加速し、第2の複数のインバータは、デジタル信号の逆遷移を加速する。インバータにデジタル信号を印加する前に、インバータは、インバータが加速される態様で遷移するある論理レベルにプリセットされる。結果として、デジタル信号の遷移は、インバータを通じて加速される態様で結合される。高速データ経路(図3、40)の第1は、クロック出力端子にクロック信号を結合するように用いられる。【選択図】図3

請求項（抜粋）：

高速信号経路であって、 インバータの第1のセットであって、該第1のセット内の該インバータの各々は、信号遷移の第1の極性に向かってスキューして、該第1のセット内の該インバータの各々は、第1の論理レベルから第2の論理レベルへの遷移を加速する、インバータの第1のセットと、 インバータの第2のセットであって、該第2のセット内の該インバータの各々は、第2の極性の信号遷移に向かってスキューし、該第2極性は該第1の極性と異なり、従って、該第2のセット内の該インバータの各々は、該第2の論理レベルから該第1の論理レベルへの遷移を加速し、該第1のセットおよび該第2のセット内の該インバータは、入力ノードと出力ノードとの間で互いに直列に結合され、該第1のセット内の該インバータは、該第2のセット内の該インバータと交互である、インバータの第2のセットと、 入力端子を該入力ノードに結合する論理回路であって、第1の値を有する第1の制御信号に応答して、該入力端子を該入力ノードに結合するように動作し、かつ第1の値を有する第2の制御信号に応答して、該インバータの1つの入力を基準電圧に結合するように動作可能であり、該第2の制御信号の該第1の値は、該第1の制御信号が第1の値以外の値を有する場合に存在し、該基準電圧は、該インバータが遷移を加速する該論理レベルに対応する電圧である、論理回路と を備える、高速信号経路。

IPC (6件)：

H03K17/04 ,  H01L21/822 ,  H01L27/04 ,  H03K17/687 ,  H03K19/0175 ,  H03K19/0948

FI (5件)：

H03K17/04 E ,  H03K19/00 101F ,  H03K19/094 B ,  H03K17/687 F ,  H01L27/04 F

Fターム (42件)：

5F038DF01 ,  5F038DF05 ,  5F038DF07 ,  5F038DF14 ,  5F038EZ08 ,  5F038EZ20 ,  5J055AX09 ,  5J055BX16 ,  5J055CX24 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX73 ,  5J055DX83 ,  5J055EX01 ,  5J055EX02 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ12 ,  5J055EZ25 ,  5J055EZ50 ,  5J055FX18 ,  5J055FX37 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX05 ,  5J056AA05 ,  5J056BB02 ,  5J056CC00 ,  5J056CC05 ,  5J056DD00 ,  5J056DD13 ,  5J056DD29 ,  5J056EE06 ,  5J056EE12 ,  5J056FF01 ,  5J056FF10 ,  5J056GG08 ,  5J056GG13 ,  5J056KK01

引用特許：

審査官引用 (1件)

• 特許第6331793号