半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-036938
公開番号（公開出願番号）：特開平6-318859
出願日： 1994年03月08日
公開日（公表日）： 1994年11月15日
要約：

【要約】【目的】サージ印加による入力インバータのゲート酸化膜破壊を防ぐ。【構成】出入力パッド1に電源端子4と接地端子3につながれた静電破壊保護トランジスタ部2を有し、静電破壊保護トランジスタ部2に第1の入力保護抵抗5を介して補助保護トランジスタ6が接続されている。補助保護トランジスタ6は電源電圧4と接地端子3につながれており、第2の入力保護抵抗7を介して入力インバータ8に接続されている。サージ電荷が入力され静電破壊保護トランジスタ部2で吸収できなっかった電荷を補助保護トランジスタ6が寄生バイポーラ動作することにより、第1の入力保護抵抗5と補助保護トランジスタ6の接点の電位上昇を抑え、また第2の入力保護抵抗7によって十分にゲート破壊耐圧以下に電位を下げる。

請求項（抜粋）：

入出力端子と、該入出力端子に接続された内部回路と、第1の電位を提供するための第1の端子と、第1の電位よりも低い第2の電位を提供するため第2の端子と、を備えた半導体装置であって、更に、該入出力端子と該内部回路との間に接続され、該入出力端子に印加されたサージ電荷を該第1または第2の端子に流し出すことにより、該サージ電荷による電位を低減させるための第1保護手段と、該第1の保護手段と該内部回路との間に接続され、該サージ電荷による電位を更に低減させるための補助保護手段とを備えており、該補助保護手段は、該第1の端子及び第2の端子の少なくとも一方に接続された電子素子と、該電子素子と該第1保護手段との間に設けられた第1の保護抵抗と、該電子素子と該内部回路との間に設けられた第2の保護抵抗と、を有している半導体装置。

IPC (5件)：

H03K 19/003 , H01L 23/00 , H01L 27/06 , H03K 17/00 , H03K 17/08

FI (2件)：

H01L 27/06 311 C , H01L 27/06 311 A

引用特許：

審査官引用 (12件)

特開平2-135774
特開平4-211156
特開平2-082570

全件表示

前のページに戻る