特許
J-GLOBAL ID：200903096722807874
並列計算機の記憶制御方法および並列計算機
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-287403
公開番号（公開出願番号）：特開平7-121493
出願日： 1993年10月22日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】 分散共有メモリを持つ並列プロセッサにおいて、ディレクトリに使用されるメモリを削減する。【構成】 主記憶上のデータがキャッシングされた場合、該当するデータのラインが記憶されていた主記憶領域そのものをデータに代えてディレクトリ用として使用する。そのために主記憶の各ラインに対応し、データがキャッシングされていることを示すビット(C)を設ける。さらに主記憶の各ラインに対応して、データ読み出し専用であることを示すビット(R0)を設け、読み出し専用でないラインに対してのみ上記のディレクトリ制御を行う。さらに、キャッシングしているプロセッサが無くなった場合、主記憶にデータを書き戻す機能を設けている。
請求項（抜粋）：
複数のプロセッシングユニットを持ち、各々のプロセッシングユニットが主記憶の一部を持ち、各プロセッシングユニットに分散しておかれた主記憶を全てのプロセッシングユニットが共有してアクセスすることが可能であり、各プロセッシングユニットにおかれたキャッシュに自または他のプロセッシングユニットの主記憶上のデータを登録し、主記憶のデータを複数のプロセッシングユニットで共用するようにした並列計算機の記憶制御方法であって、各プロセッシングユニットの主記憶の各々のデータラインに対応し、該ラインが自または他の何れかのプロセッシングユニットのキャッシュに登録されているか否かを示す情報を付与し、ラインのデータがいずれかのプロセッシングユニットのキャッシュに登録された場合には、前記登録されているか否かを示す情報を登録状態とし、該ラインのデータが記憶されていた主記憶領域にデータに代えて該ラインのデータがどのプロセッシングユニットのキャッシュに登録されているかを示すディレクトリ情報を記憶させ、該ラインのデータをキャッシュに登録しているプロセッシングユニットの組み合せが変更された場合には該主記憶上に記憶されたディレクトリ情報を現在該ラインのデータをキャッシュに登録しているプロセッシングユニットを示すディレクトリ情報に変更し、該ラインのデータをどのプロセッシングユニットもキャッシュに登録しなくなった場合には、ディレクトリ情報に代えてキャッシュ上に登録されたデータを主記憶に書き戻すようにしたことを特徴とする並列計算機の記憶制御方法。
IPC (2件)：
前のページに戻る
