特許

J-GLOBAL ID：200903096723129411

プロセッサ及びその実行制御方法

発明者： 鳥居 淳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-270677
公開番号（公開出願番号）：特開2000-099328
出願日： 1998年09月25日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】パイプラインプロセッサにおいて、命令間の依存によるストールの発生を減らすプロセッサの提供。【解決手段】プロセッサのパイプラインステージに待機ステージ57を備え、命令間のレジスタハザードを検出した時に、待機ステージ57を用いて、依存を検出した命令が実行ステージに進むのを遅れさせることによって、依存を解消すると共に、後続命令を合わせて実行することによって、レジスタハザードの発生を低減する。

請求項（抜粋）：

命令の処理を複数のステージに分けてパイプライン実行を行い、命令をプログラムで指定された順序に従って実行するプロセッサ装置において、先行する命令と後続の命令との間の依存を検出する依存検出手段と、命令を待機させる命令待機手段と、を備え、ある命令に対して前記依存検出手段で検出された依存によって該命令の後続の命令が直ちに実行できないと判断された場合、該命令を、前記命令待機手段に格納して依存の解消を待ち合わせ、該命令と後続命令を同時に実行できる、ようにしたことを特徴とするプロセッサ装置。

IPC (2件)：

G06F 9/38 350 ,  G06F 9/38 310

FI (2件)：

G06F 9/38 350 B ,  G06F 9/38 310 F

Fターム (4件)：

5B013AA01 ,  5B013AA11 ,  5B013BB18 ,  5B013CC06

引用特許：

審査官引用 (1件)

• 特開平3-255529