特許

J-GLOBAL ID：200903096740411961

メモリ装置及びそのダイナミツクRAMリフレツシユ方式

発明者： 下前 睦夫
出願人/特許権者： 株式会社リコー
代理人 (1件)： 大澤 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平3-217230
公開番号（公開出願番号）：特開平5-054646
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 ダイナミックRAMを分割リフレッシュにしてもリフレッシュのターゲット以外のバンクは通常のアクセスができるようにして、システム全体のパフォーマンスの低下を軽減する。【構成】 RAS&CAS制御部12は、リフレッシュ制御部15からのリフレッシュ・リクエスト信号REFREQがアクティブになり、この時イーブン・バンク信号EBがローレベルならばロー・アドレス・ストローブ信号RAS0,2及びカラム・アドレス・ストローブ信号CAS0,2により偶数バンクBANK0,2をリフレッシュし、信号EBがハイレベルならば信号RAS1,3及び信号CAS1,3により奇数バンクBANK1,3をリフレッシュする。また、偶数バンクBANK0,2のリフレッシュ時にはCPUによる奇数バンクBANK1,3のアクセスを可能にし、奇数バンクBANK1,3のリフレッシュ時にはCPUによる偶数バンクBANK0,2のアクセスを可能にする。

請求項（抜粋）：

キャス・ビフォア・リフレッシュモードを有するダイナミックRAMと、そのダイナミックRAMの構成単位毎にロー・アドレス・ストローブとカラム・アドレス・ストローブを該ダイナミックRAMに対し出力する回路と、ロー・アドレス及びカラム・アドレスをそれぞれ前記ロー・アドレス・ストローブ及びカラム・アドレス・ストローブのタイミングに適合させて全てのダイナミックRAMあるいはその構成単位毎に与える回路とを有することを特徴とするメモリ装置。

IPC (2件)：

G11C 11/406 ,  G06F 12/06 530