特許

J-GLOBAL ID：200903096741259373

半導体メモリ装置

発明者： 佐々木 敏夫 ,  増原 利明 ,  湊 修
出願人/特許権者： 株式会社日立製作所 ,  日立マクセル株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-338773
公開番号（公開出願番号）：特開平11-232897
出願日： 1988年08月29日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】第1のメモリ領域の欠陥を簡単に第2のメモリ領域で救済する。【解決手段】複数のメモリセルを有し、ワード線アドレス信号とデータ線アドレス信号とに対応してその複数のメモリセルから所定のメモリセルが選択される第1のメモリ領域(1)と、複数のメモリセルを有する第2のメモリ領域(9,10)と、第1のメモリ領域のメモリセルの欠陥情報を記憶した第3のメモリ領域(7,8)を有し、第3のメモリ領域にワード線(あるいはデータ線)アドレス信号が供給され、ワード線(あるいはデータ線)アドレス信号によって指定される第1のメモリ領域(1)のメモリセルの欠陥情報をアクセスし、アクセス結果に基づいて第2のメモリ領域(9,10)の所定のメモリセルを選択する(第1図)。

請求項（抜粋）：

複数のメモリセルを有し、ワード線アドレス信号とデータ線アドレス信号とに対応して該複数のメモリセルから所定のメモリセルが選択される第1のメモリ領域と、複数のメモリセルを有する第2のメモリ領域と、上記第1のメモリ領域のメモリセルの欠陥情報を記憶した第3のメモリ領域を有し、上記第3のメモリ領域に上記ワード線アドレス信号が供給され、該ワード線アドレス信号によって指定される上記第1のメモリ領域のメモリセルの欠陥情報をアクセスし、該アクセス結果に基づいて上記第2のメモリ領域のメモリセルを選択することを特徴とするメモリ装置。

IPC (3件)：

G11C 29/00 603 ,  G11C 11/413 ,  G11C 16/06

FI (3件)：

G11C 29/00 603 Z ,  G11C 11/34 341 C ,  G11C 17/00 639 A

引用特許：

審査官引用 (2件)

• 特開昭53-032633
  
• 特開昭51-147919