特許
J-GLOBAL ID：200903096742837362
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-279646
公開番号（公開出願番号）：特開平6-132482
出願日： 1992年10月19日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 加工が容易で、低リーク特性を有する強誘電体キャパシタを形成する。【構成】 強誘電体を用いたキャパシタを有する半導体装置において、下部電極材料と強誘電体膜を堆積して、フォトエッチ技術により、前記2層膜を同時に加工して、下部電極109、強誘電体膜110を形成した後、絶縁膜を堆積し、全面エッチバックを行い、サイドウォール111を形成し、さらに、上部電極材料を堆積して、フォトエッチ技術により、加工を行い上部電極112を形成してなるキャパシタによる。
請求項（抜粋）：
上部電極及び下部電極間に介在する絶縁膜が強誘電体膜から成る容量素子を有する半導体記憶装置において、上記容量素子を形成する上記下部電極または/及び上記強誘電体膜の側部に、絶縁材料から成るサイドウォールを設けることを特徴とする半導体記憶装置。
IPC (2件)：
引用特許：
前のページに戻る
