特許
J-GLOBAL ID：200903096769512910
印刷基板および半導体実装基板
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-134216
公開番号（公開出願番号）：特開平6-349969
出願日： 1993年06月04日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】 半導体ベアチップを実装した状態で該回路基板へのクリーム半田の塗布作業が容易に出来るようにした印刷基板を提供する。【構成】 表面に回路パターン1bが形成された下側積層基板部1dと、該下側積層基板部1dの表面に接合され且つ表面に回路パターン1aが形成された上側積層基板部1cと、を具備して成り、前記上側積層基板部1cを貫通し且つ前記下側積層基板部1dの回路パターン1b形成面を底面とする凹部1eを設けて成る。該印刷基板1は、半導体ベアチップ2を、前記凹部1eの底面である前記下側積層基板部1dの回路パターン1b形成面に実装し、該半導体ベアチップ2を被包するよう封止樹脂3を前記凹部1eに充填するようにした。
請求項（抜粋）：
表面に回路パターンが形成された下側積層基板部と、該下側積層基板部の表面に接合され且つ表面に回路パターンが形成された上側積層基板部と、を具備して成り、前記上側積層基板部を貫通し且つ前記下側積層基板部の表面をその底面とする凹部を設けて成る印刷基板であって、前記下側積層基板部の回路パターンに電気接続するよう前記凹部の底面に半導体ベアチップを実装し、該半導体ベアチップを被包するよう封止樹脂を前記凹部に充填するようにしたことを特徴とする印刷基板。
IPC (2件)：
前のページに戻る
