特許
J-GLOBAL ID：200903096778912140
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-301370
公開番号（公開出願番号）：特開平7-153716
出願日： 1993年12月01日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】製造工程でパーティクルを多発させず、優れたバリア性をもつ半導体装置の電極配線とその形成方法を提供すること。【構成】シリコン基板1の主表面上において、チタン(Ti)膜5の形成と、チタン(Ti)膜上におけるタングステン(W)膜6の形成と、チタン(Ti)膜及びタングステン(W)膜からなる積層膜を酸素を殆ど含まない窒素またはアンモニア雰囲気中で焼鈍することにより、チタンシリサイド膜7、Ti-W合金膜8、窒化タングステン膜9を有するバリア層を形成する。脆性の大きいTi-W膜や窒化タングステン膜をスパッタリング法で直接形成しないのでパーティクルの発生は少ない。
請求項（抜粋）：
シリコン基板上の所定の絶縁膜に設けられたコンタクト孔部において、前記コンタクト孔底部で前記シリコン基板に接合するチタンシリサイド膜と、前記チタンシリサイド膜上に設けられたTi-W合金膜と、前記Ti-W合金膜上に設けられた窒化チタン膜と、前記窒化チタン膜を被覆するアルミニウム系膜とからなる電極配線を有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/28 301
, H01L 21/203
, H01L 21/768
