特許

J-GLOBAL ID：200903096779237780

歪み補償回路、低歪半導体増幅器およびFET素子

発明者： 森 一富 ,  中山 正敏 ,  山内 和久 ,  伊藤 康之 ,  三井 康郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-204367
公開番号（公開出願番号）：特開平8-250937
出願日： 1995年08月10日
公開日（公表日）： 1996年09月27日
要約：

【要約】【課題】 小型で、高効率な歪み補償回路および低歪半導体増幅器を得る。【解決手段】 多段増幅器の前段または段間に入力電力に対する利得、通過位相特性が後段と逆特性となる増幅器を用い、後段増幅器の振幅歪、位相歪を前段または段間増幅器で補償することにより、全体として低歪な増幅器を得る。前段または段間に用いる増幅器としてはソース接地FETのソース、グランド間に大きな値のインダクタまたはインダクタと抵抗を挿入した歪み補償回路。ゲート接地FETのソース、グランド間にインダクタとDCカットのキャパシタまたはインダクタと抵抗とDCカットのキャパシタを挿入した歪み補償回路、またはその歪み補償回路のゲート、グランド間にDCカットのキャパシタを挿入した歪み補償回路等がある。

請求項（抜粋）：

ソース接地のFET素子を用いて構成される歪み補償回路において、ゲート幅をWg[mm]としたときに、ソース、グランド間に1/Wg[nH]よりも大きな値をもつインダクタ、または、1/Wg[nH]よりも大きな値をもつインダクタおよび抵抗を直列接続した回路を備えたことを特徴とする歪み補償回路。