特許

J-GLOBAL ID：200903096798050632

同期信号生成回路

発明者： 岩崎 晋貴
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-386903
公開番号（公開出願番号）：特開2002-190964
出願日： 2000年12月20日
公開日（公表日）： 2002年07月05日
要約：

【要約】【課題】 ノイズ入力時でも弱電界信号入力時でも安定した垂直同期信号を生成できる同期信号生成回路を提供する。【解決手段】 ロック検出回路40はPLL回路20のロック状態を監視し、PLL回路20がロック状態にあると判断したとき、ロック検出信号SL を同期分離回路10aに出力し、これに応じて同期分離回路10aはスライスレベルを弱電界信号入力に強いレベルに制御し、逆にPLL回路20がロック状態に達していないと判断したとき、ロック検出信号SL を出力せず、これに応じて同期分離回路10aはスライスレベルをノイズ入力に強く、誤動作しにくいレベルに制御するので、受信される映像信号の状態に応じて同期信号分離用のスライスレベルを最適に制御することができ、安定した水平同期パルスPH 及び垂直同期パルスPV を生成することができる。

請求項（抜粋）：

所定のしきい値を用いて、複合映像信号から水平同期信号と垂直同期信号を分離する同期分離回路と、上記分離された水平同期信号に応じて制御された発振周波数で発振し、上記水平同期信号とほぼ同じ周波数の水平同期パルス信号と、上記水平同期信号を所定の逓倍比で逓倍したクロック信号を生成するPLL回路と、上記分離された垂直同期信号と上記クロック信号に応じて、上記垂直同期信号とほぼ同じ周波数の垂直同期パルス信号を出力する垂直同期安定化回路と、上記PLL回路がロック状態になっているか否かを検出し、当該検出結果に応じて上記同期分離回路に用いられるしきい値を調整する制御回路とを有する同期信号生成回路。

Fターム (7件)：

5C020AA35 ,  5C020BA02 ,  5C020BA09 ,  5C020CA04 ,  5C020CA11 ,  5C020CA13 ,  5C020CA15