特許
J-GLOBAL ID：200903096799100706
監視制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-253302
公開番号（公開出願番号）：特開平5-094325
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：
【要約】【目的】CPUとメモリとを用いた2重化監視制御方式において、システムデータを保存する2重化メモリをソフトウェアが介在する事無しにチェックし、チェックに要するソフトウエア負荷を軽減し、システムのスループットを向上させる。【構成】CPU10,20は2重化されたメモリ30,40に対して両方に書き込みを行い、メモリの方では書き込み信号から後のバス上の空き時間を利用してデータとデータを比較するタイミングとを一致検出回路50に送出する。一致検出回路50では両2重化メモリからきたデータを比較し、不一致だった場合はCPUに知らせる。
請求項（抜粋）：
現用系と予備系とを備えた二つのCPUと、前記現用/予備系のCPU両方から書き込みを受けると共に制御されたデータを送り出す二つの記憶手段と、前記記憶手段それぞれから比較するデータとタイミング信号を受取って比較し一致していない場合には前記CPUに知らせる一致検出手段とを備えている事を特徴とする監視制御装置。
IPC (5件)：
G06F 11/16 310
, G06F 11/18 310
, G06F 11/20 310
, G06F 12/16 310
, G06F 15/16 460
