特許
J-GLOBAL ID:200903096811159096

半導体素子収納用パッケージ

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平7-203098
公開番号(公開出願番号):特開平9-051052
出願日: 1995年08月09日
公開日(公表日): 1997年02月18日
要約:
【要約】【課題】絶縁基体の反りに起因して半導体素子の各電極を所定の接続パッドに確実に電気的接続できない。【解決手段】セラミック焼結体から成り、上面に複数個の凹部1aを有する絶縁基体1と、前記絶縁基体1の凹部1a底面から下面にかけて導出される複数個のメタライズ配線層6と、前記絶縁基体1の凹部1a内面に形成され、メタライズ配線層6が電気的に接続される複数個の接続パッド5と、前記絶縁基体1の凹部1a内に充填され、半導体素子3の各電極3aを接続パッド5に接続するロウ材7と、蓋体2とから成る。
請求項(抜粋):
セラミック焼結体から成り、上面に複数個の凹部を有する絶縁基体と、前記絶縁基体の凹部底面から下面にかけて導出される複数個のメタライズ配線層と、前記絶縁基体の凹部内面に形成され、メタライズ配線層が電気的に接続される複数個の接続パッドと、前記絶縁基体の凹部内に充填され、半導体素子の各電極を接続パッドに接続するロウ材と、蓋体とから成る半導体素子収納用パッケージ。
IPC (2件):
H01L 23/12 ,  H01L 21/60 311
FI (2件):
H01L 23/12 L ,  H01L 21/60 311 S

前のページに戻る