特許
J-GLOBAL ID：200903096811889019
ダイオードの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-069776
公開番号（公開出願番号）：特開2001-257211
出願日： 2000年03月14日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】 PINダイオードにおいて、pin接合のi層の抵抗率の変動に関係なく、ゼロバイアス時の容量変動を小さくする。【解決手段】 n型高濃度基板1上にPINダイオードの真性半導体層(i層2b)を形成するためのエピタキシャル層2を成長させ、このエピタキシャル層2の表面にp型拡散層3を形成することで、n型高濃度基板1とp型拡散層3との間にi層2bを挟んだ主pin接合3aを形成するダイオードの製造方法において、主pin接合3aを取り囲むチャネルストッパ層4をW1(主pin接合3aとチャネルストッパ層4の幅)≦D(i層2bの幅)、かつD1(チャネルストッパ層4の厚さ)>Dとなるように形成する。この構造により、高抵抗のi層2bの抵抗率が変動しても、ゼロバイアス時の空乏層の広がりが、チップ構造できまるチャネルストッパ層4の内側の実効面積で制限され容量変動を制限できる。
請求項（抜粋）：
p型半導体層とn型半導体層との間に、真性半導体からなるi層を挟んだ構成のpin接合を持つダイオードの製造方法であって、前記pin接合を取り囲むチャネルストッパを前記i層よりも深く形成し、前記pin接合の端部と前記チャネルストッパとの間隔を、前記i層の厚さよりも短くなるように形成することを特徴とするダイオードの製造方法。
IPC (2件)：
H01L 21/329
, H01L 29/861
H01L 29/91 A
, H01L 29/91 C
