特許
J-GLOBAL ID：200903096818980062
静電破壊保護回路、及び半導体集積回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-298784
公開番号（公開出願番号）：特開平5-136360
出願日： 1991年11月14日
公開日（公表日）： 1993年06月01日
要約：
【要約】【目的】 本発明の目的は、周波数特性に優れ、しかもJFETの静電破壊保護を的確に行い得る技術を提供することにある。【構成】 可変インピーダンス素子としてのJFETQ2,Q3を設け、JFETQ1の信号入力端子の電圧が電源電圧よりも高い場合にのみ、Q2,Q3が低インピーダンス状態とされることにより、当該印加電圧に起因する電流を電源にバイパスさせ、JFETQ1の接合型ゲートを静電気から保護する。
請求項（抜粋）：
接合型電界効果トランジスタの静電破壊保護回路において、上記接合型電界効果トランジスタのゲートと電源との間に配置され、上記接合型電界効果トランジスタの電源電圧よりも高い電圧が印加されることによって低インピーダンス状態とされる可変インピーダンス素子を含むことを特徴とする静電破壊保護回路。
IPC (2件)：
前のページに戻る
