特許

J-GLOBAL ID：200903096824830919

半導体装置

発明者： 向川 政志
出願人/特許権者： 向川 政志
公報種別：公開公報
出願番号（国際出願番号）：特願平8-294338
公開番号（公開出願番号）：特開平10-107214
出願日： 1996年10月01日
公開日（公表日）： 1998年04月24日
要約：

【要約】【目的】 増幅率が高く、ノーマリーOFFの機能を持つ接合型FETを提供する。【構成】 接合型FETのソース電極とグランド配線間にMOS型、又はバイポーラー型トランジスタを接続し、且っ、接合型FETのゲート電極をグランド配線に接続した。そして、信号をMOS型、又はバイポーラー型トランジスタのゲート電極、又はベース電極へ入力した。

請求項（抜粋）：

接合型FETのソース電極とグランド電極の間に、MOS型FET又は,バイポーラー型トランジスタを接続し、前記MOS型FET又は,バイポーラー型トランジスタのゲート電極又はベース電極から信号を入力する事を特徴とする、半導体装置。

IPC (3件)：

H01L 27/095 ,  H01L 21/06 ,  H01L 21/8232

FI (2件)：

H01L 29/80 E ,  H01L 27/06 F