特許
J-GLOBAL ID:200903096828775203

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-251607
公開番号(公開出願番号):特開平7-105681
出願日: 1993年10月07日
公開日(公表日): 1995年04月21日
要約:
【要約】【目的】 消費電力を低減することができる半導体装置を提供する。【構成】 メモリセルのセルプレート電位およびビット線のプリチャージ電位を供給する中間電位発生回路11のドライバ段のトランジスタの基板電位をバイアス段のトランジスタの基板電位より小さい電位に設定することにより、ドライバ段のトランジスタに貫通電流が流れないようにし、スタンバイ時の装置の低消費電力化を実現する。
請求項(抜粋):
基準電位に陰極側が接続され、かつ、ダイオード接続された第1トランジスタと、前記基準電位に正極側が接続され、かつ、ダイオード接続された第2トランジスタと、前記第1トランジスタの正極側の出力を受けるゲートを有する第3トランジスタと、前記第3トランジスタと接続され、前記第2トランジスタの陰極側の出力を受けるゲートを有する第4トランジスタとを含み、前記第1トランジスタのしきい値電圧は、前記第3トランジスタのしきい値電圧より小さく、かつ、前記第2トランジスタのしきい値電圧は、前記第4トランジスタのしきい値電圧より大きい半導体装置。
IPC (2件):
G11C 11/407 ,  G05F 3/24
引用特許:
審査官引用 (3件)
  • 特開昭63-012010
  • 特開昭63-174115
  • 特開昭62-036848

前のページに戻る