特許

J-GLOBAL ID：200903096831512825

バーティカルMOSトランジスタの製造方法

発明者： トーマス オイグレ ,  ヴォルフガング レースナー ,  ダーク ベハマー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  ルール-ウニヴェルジテート ボーフム
代理人 (1件)： 矢野 敏雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-540102
公開番号（公開出願番号）：特表2001-516504
出願日： 1998年03月11日
公開日（公表日）： 2001年09月25日
要約：

【要約】ゲートオーバラップキャパシタンスの最適化されたバーティカルMOSトランジスタを製造するため、上部ソース/ドレイン領域(2’)、チャネル領域(3’)および下部ソース/ドレイン領域(4’)を有するメサ形構造(6)が形成される。化学機械的研磨によって絶縁構造が形成され、この絶縁構造は下部ソース領域(2’)の側壁をほとんど覆う。チャネル領域(3’)の側壁にゲート誘電体(14)とゲート電極(15)が形成され、その高さはチャネル領域(3’)の高さとほぼ等しい。

請求項（抜粋）：

バーティカルMOSトランジスタの製造方法において、 半導体基板の主表面上に半導体層列を被着して構造化することにより、下部ソース/ドレイン領域、チャネル領域および上部ソース/ドレイン領域を有するメサ形構造を形成し、 前記半導体層列上に第1の補助層を被着し、該第1の補助層を前記半導体層列といっしよに構造化し、 前記メサ形構造の側方で半導体基板中に下部ソース/ドレイン領域のための端子領域を形成し、 少なくとも下部ソース/ドレイン領域の側壁をほとんど覆う絶縁構造を形成し、 チャネル領域の側壁にゲート誘電体とゲート電極を形成し、該ゲート電極の高さは前記チャネル領域の高さとほぼ等しく、 絶縁構造を形成するため絶縁層を被着し、該絶縁層の厚さは前記半導体層列の厚さよりも大きいかまたは等しく、該絶縁層を化学機械的研磨により平坦化することを特徴とする、 バーティカルMOSトランジスタの製造方法。

IPC (2件)：

H01L 29/78 652 ,  H01L 21/336

FI (3件)：

H01L 29/78 652 K ,  H01L 29/78 658 G ,  H01L 29/78 658 F