特許
J-GLOBAL ID：200903096834404624
クロック発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-328986
公開番号（公開出願番号）：特開平5-167399
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】 ダイナミック方式の回路を含むディジタルLSIにおける、電源投入時、およびスプリアス防止のため外部より供給されるクロック信号を停止するときに発生する異常電流を防止する。【構成】 電源投入時に発振器1からの基準となる第一のクロック信号21の振幅が規定値以下の立ち上り期間、および発振器1からの第一のクロック信号21の供給を停止するとき、第一のクロック信号21の発振振幅を検出する振幅検出回路4がそれらを検出し切換信号23を出力する。そして、この切換信号23によりクロック切換回路3は、第一のクロック信号21の代わりに発振器2が発生する第一のクロック信号21の繰り返し周波数より低い繰り返し周波数を有する第二のクロック信号22をクロック信号24として内部回路5に対して出力する。
請求項（抜粋）：
基準となる第一のクロック信号を発生する第一の発振器を含むクロック発生回路において、前記第一のクロック信号よりも低い繰り返し周波数の第二のクロック信号を発生する第二の発振器と、入力される切換信号により前記第一のクロック信号と前記第二のクロック信号の切り換えを行うクロック切換回路と、前記第一のクロック信号の振幅を検出し振幅が規定値に達しないとき前記切換信号を出力する振幅検出回路とを含むことを特徴とするクロック発生回路。
引用特許：
前のページに戻る
