半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：杉村暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-162232
公開番号（公開出願番号）：特開平8-064775
出願日： 1995年06月28日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】ピンチオフ電圧の異なる少なくとも2つのトランジスタのゲート凹所を活性層の底部に対して極めて高精度で位置決めする。【構成】第1及び第2の少なくとも2つの埋込チャネル電界効果トランジスタを有する半導体装置を製造するに当り、基板1上に、Al含有量が零でない活性半導体層13と、Alのない半導体キャップ層4と、ゲート用の孔51が設けられたマスク層100 との積層体を設ける工程と、弗素化合物によりキャップ層4に活性層13の上側面22までエッチングし、この上側面上にAlF3のストッパ層3を自動的に形成する工程と、ストッパ層3を除去し且つ第1のトランジスタの領域を、マスク層を害することなく除去しうる材料200 で被覆する工程と、活性層13中に第1及び第2のトランジスタのゲート凹所52D,52 E間の深さの差に等しい深さ62Eまで行なう第2非選択性エッチング工程と、前記の材料200 を除去する工程と、活性層13中で第1のトランジスタのゲート凹所の底部レベル42Dまで第1及び第2のトランジスタに対し同時に行なう第3非選択性エッチング工程とを行なう。

請求項（抜粋）：

埋込チャネル型の少なくとも2つの電界効果トランジスタ(D,E)を有し、一方の電界効果トランジスタ(D)のゲート凹所の深さが他方の電界効果トランジスタ(E)のゲート凹所の深さよりも浅くなっている半導体装置を製造するに当り、- 少なくとも、・アルミニウム(Al)含有量が零でない半導体化合物より成り、ゲート凹所(52D,52E)が形成される活性層(13,14)と、・アルミニウム(Al)の無い半導体化合物のキャップ層(4)と、・各電界効果トランジスタ(D,E)に対するゲート用の孔(51D,51E)が開けられたマスク層(100)とを具える積層体を基板(1)上に形成し、- 前記の活性層(13,14)の上側面(22)にふっ化アルミニウム(AlF3 )のストッパ層(3)が形成されるまで、ふっ素(F)を有するエッチング化合物を用いて前記の2つの電界効果トランジスタに対するゲート用の孔(51D,51E)を経て前記のキャップ層(4)に第1の選択性エッチング工程を行ない、その後前記のストッパ層(3)を除去し、前に堆積されたマスク層(100)を劣化させることなく除去しうる被覆材料(200)を前記の一方の電界効果トランジスタ(D)の領域に被覆し、- 前記の2つの電界効果トランジスタのゲート凹所(52D,52E)間の深さの差に等しい深さの前記の他方の電界効果トランジスタ(E)のゲート凹所の中間レベル(62E)まで、ゲート用の孔(51E)を経て前記の活性層(13,14)に第2の非選択性エッチング工程を行ない、その後前記の被覆材料(200)を除去し、- 前記の一方の電界効果トランジスタ(D)のゲート凹所の底部レベルまで、前記の2つの電界効果トランジスタ(D,E)の2つのゲート用の孔(51D,51E)を経て同時に前記の活性層(13,14)に第3の非選択性エッチング工程を行なうことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/095 , H01L 21/3065 , H01L 21/338 , H01L 29/812 , H01L 29/778

FI (4件)：

H01L 29/80 E , H01L 21/302 F , H01L 29/80 F , H01L 29/80 H

前のページに戻る