特許
J-GLOBAL ID:200903096851787430
デバイス装置のハートビート回路
発明者:
,
出願人/特許権者:
,
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-116235
公開番号(公開出願番号):特開2000-307600
出願日: 1999年04月23日
公開日(公表日): 2000年11月02日
要約:
【要約】【課題】ソフトウェアの障害をデバイス自身で検出して他デバイスとの接続を切断するデバイス装置のハートビート回路を提供する。【解決手段】割り込み要因を上位装置に通知する割り込みレジスタ2と、前記上位装置が前記割り込み要因をクリアする割り込みクリアレジスタ3と、前記割り込みレジスタのセットと同時に起動し前記割り込みクリアレジスタのセットと同時に停止するカウントアップタイマ4と、割り込み要因を認定する時間をあらかじめ設定しておく時間設定レジスタ5と、前記時間設定レジスタに設定された設定時間と前記カウントアップタイマがカウントした監視時間とを比較する比較器6と、前記比較器の比較の結果前記監視時間が前記設定時間を超えた場合に前記デバイス装置の動作を停止させる停止制御部7とを備えて構成される。
請求項(抜粋):
デバイス装置が割り込みを上位装置に報告してからその上位装置がその割り込みの処理をクリアするまでに要する時間を監視する第一の手段と、前記時間を評価することによって前記デバイス装置を含む自システムが動作可能状態か否かを判定する第二の手段とを有することを特徴とするデバイス装置のハートビート回路。
IPC (3件):
H04L 12/28
, G06F 11/30
, G06F 13/00 301
FI (3件):
H04L 11/00 310 D
, G06F 11/30 A
, G06F 13/00 301 E
Fターム (19件):
5B042GA12
, 5B042GA35
, 5B042GA39
, 5B042GB09
, 5B042JJ22
, 5B042KK01
, 5B042KK04
, 5B042KK09
, 5B083BB01
, 5B083CC06
, 5B083CC09
, 5B083CD01
, 5B083CD09
, 5B083DD11
, 5B083EE07
, 5B083EF13
, 5K033DB15
, 5K033EA04
, 5K033EB08
引用特許:
審査官引用 (1件)
-
処理装置
公報種別:公開公報
出願番号:特願平9-237060
出願人:富士通株式会社
前のページに戻る