特許

J-GLOBAL ID：200903096861718738

半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法

発明者： 竹中 敏
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-034709
公開番号（公開出願番号）：特開2003-243657
出願日： 2002年02月12日
公開日（公表日）： 2003年08月29日
要約：

【要約】【課題】 相補回路に用いるNチャネル型のTFTとPチャネル型のTFTのオン電流レベルを高いレベルでバランスをとることのできる半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法を提供すること。【解決手段】 TFTアレイ基板10で相補回路62を構成するNチャネル型の駆動回路用のTFT90、およびPチャネル型の駆動回路用のTFT80のうち、Nチャネル型の駆動回路用のTFT90は、チャネル形成領域91の上層側にのみゲート電極65を備えるトップゲート構造を有している。これに対して、Pチャネル型の駆動回路用のTFT80は、チャネル形成領域91の下層側および上層側の各々にゲート電極65a、65bを備えており、ボトムゲート構造、およびトップゲート構造の双方を有している。

請求項（抜粋）：

第1導電型の薄膜トランジスタと、第2導電型の薄膜トランジスタとによって相補回路が基板上に構成された半導体装置において、前記第1導電型の薄膜トランジスタは、チャネル形成領域の上層側あるいは下層側の一方のみに当該チャネル形成領域に対してゲート絶縁膜を介して対向するゲート電極を備えている一方、前記第2導電型の薄膜トランジスタは、チャネル形成領域の下層側に当該チャネル形成領域に対して第1のゲート絶縁膜を介して対向する第1のゲート電極と、当該チャネル形成領域の上層側に当該チャネル形成領域に対して第2のゲート絶縁膜を介して対向する第2のゲート電極とを備えていることを特徴とする半導体装置。

IPC (5件)：

H01L 29/786 ,  G02F 1/133 505 ,  G02F 1/1368 ,  H01L 21/336 ,  H01L 27/08 331

FI (8件)：

G02F 1/133 505 ,  G02F 1/1368 ,  H01L 27/08 331 E ,  H01L 29/78 613 A ,  H01L 29/78 617 N ,  H01L 29/78 616 A ,  H01L 29/78 617 A ,  H01L 29/78 612 B

Fターム (48件)：

2H092JA24 ,  2H092NA11 ,  2H092PA06 ,  2H093NA16 ,  2H093NC09 ,  2H093NC11 ,  2H093NC34 ,  2H093ND37 ,  2H093ND60 ,  2H093NE03 ,  5F048AC04 ,  5F048BA16 ,  5F048BB10 ,  5F048BB16 ,  5F048BC11 ,  5F048BE08 ,  5F048BG07 ,  5F048CB08 ,  5F110AA07 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE25 ,  5F110EE28 ,  5F110EE30 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL07 ,  5F110HM14 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN73 ,  5F110PP03 ,  5F110QQ11