特許
J-GLOBAL ID：200903096877938274
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 史旺 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-335431
公開番号（公開出願番号）：特開平10-173160
出願日： 1996年12月16日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 基体部の下方に空洞が設けられた半導体素子を多数、高密度で当該半導体基板上に配設できる半導体装置の製造方法を提供する。【解決手段】 シリコン基板12の上面に熱酸化膜23をLOCOS法によって形成し、これを所望の形状にエッチングして、ブリッジ構造の半導体素子の製造時に犠牲層として用いられる熱酸化膜23Aを形成する。該熱酸化膜23Aの上面に、基体部10を構成する窒化シリコン膜13を形成し、この窒化シリコン膜13をパターニングし、その後、前記熱酸化膜23Aをウェットエッチングによって除去して、基体部10Aの下方に空洞Sを形成する。
請求項（抜粋）：
半導体基板の上面に熱酸化膜を所望の形状に形成する工程と、該熱酸化膜の上面に、基体部を構成する膜を形成する工程と、該基体部を構成する膜を所望の形状にパターニングする工程と、前記熱酸化膜を除去して、前記基体部を構成する膜の下方に空洞を形成する工程とからなることを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 27/14 K
, H01L 29/84 B
