特許

J-GLOBAL ID：200903096937497191

半導体装置の製造方法

発明者： 青山 亨
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平10-360902
公開番号（公開出願番号）：特開2000-182972
出願日： 1998年12月18日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 欠陥のないエピタキシャル膜を形成する【解決手段】 異物除去処理を有し、ドライエッチング処理を行って形成した開口部5内の単結晶シリコン基板1に、SiGeエピタキシャルベース7を成長させる半導体装置の製造方法である。異物除去処理は、前記ドライエッチング処理後からSiGeエピタキシャルベース7の成長までの間に、被成長基板を酸素雰囲気中において、熱処理を行い、ドライエッチング処理によって、シリコン酸化膜2に堆積した炭素系付着物10を、シリコン酸化膜2から完全に除去し、これによって、欠陥のないエピタキシャル膜を形成する。

請求項（抜粋）：

異物除去処理を有し、ドライエッチング処理を行って形成した開口部の単結晶シリコン基板に、エピタキシャル膜を成長させる半導体装置の製造方法であって、異物除去処理は、前記ドライエッチング処理後からエピタキシャル成長までの間に、被処理基板を酸素雰囲気中において、熱処理を行うものであることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/205 ,  H01L 21/3065

FI (2件)：

H01L 21/205 ,  H01L 21/302 N

Fターム (17件)：

5F004AA14 ,  5F004BC08 ,  5F004BD04 ,  5F004CA01 ,  5F004DA26 ,  5F004DB03 ,  5F004EB01 ,  5F045AA06 ,  5F045AB01 ,  5F045AC01 ,  5F045AC05 ,  5F045AC13 ,  5F045AF03 ,  5F045BB12 ,  5F045EB15 ,  5F045HA03 ,  5F045HA06

引用特許：

審査官引用 (4件)

• 特開昭64-023538
  
• 特開昭63-222416
  
• 特開平4-304635
  
• 特開昭63-129630