特許

J-GLOBAL ID：200903096947293217

半導体集積回路

発明者： 塩田 哲義
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-066997
公開番号（公開出願番号）：特開2008-227397
出願日： 2007年03月15日
公開日（公表日）： 2008年09月25日
要約：

【課題】本発明は、電源電圧が可変制御される複数の回路ブロックにおいて、ジッタを抑えながらクロックを揃えることが可能な集積回路チップを提供することを目的とする。【解決手段】第1の電源電圧で動作する第1のフリップフロップと、第2の電源電圧で動作する第2のフリップフロップと、第1のフリップフロップに第1のクロックを供給する第1のクロック供給経路と、第2のフリップフロップに第2のクロックを供給する第2のクロック供給経路と、第1のフリップフロップのクロック入力端における第1のクロックの位相と第2のフリップフロップのクロック入力端における第2のクロックの位相との位相差に応じた値を出力する位相比較回路と、位相比較回路の出力値に応じて遅延時間が変化する第2のクロック供給経路の途中に設けられた第1の可変遅延回路を含み、第1の電源電圧が可変に制御されることを特徴とする。【選択図】図1A

請求項（抜粋）：

第1のフリップフロップを含み第1の電源電圧で動作する第1の回路ブロックと、 第2のフリップフロップを含み第2の電源電圧で動作する第2の回路ブロックと、 該第1のフリップフロップのクロック入力端に接続され、第1のクロックを供給する第1のクロック供給経路と、 該第2のフリップフロップのクロック入力端に接続され、第2のクロックを供給する第2のクロック供給経路と、 該第1のフリップフロップの該クロック入力端における該第1のクロックの位相と該第2のフリップフロップの該クロック入力端における該第2のクロックの位相との位相差に応じた値を出力する位相比較回路と、 該第2のクロック供給経路の途中に設けられ、該位相比較回路の出力値に応じて遅延時間が変化する第1の可変遅延回路 を含み、該第1の電源電圧が可変に制御されることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/822 ,  H01L 27/04 ,  H03K 5/00

FI (2件)：

H01L27/04 F ,  H03K5/00 V

Fターム (7件)：

5F038CD06 ,  5F038CD09 ,  5F038DF01 ,  5F038DF04 ,  5F038DF08 ,  5F038DF11 ,  5F038EZ20

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2004-271919   出願人：株式会社東芝