特許

J-GLOBAL ID：200903096955769131

半導体装置およびその製造方法

発明者： 宮田 雅弘 ,  江澤 弘和 ,  小榑 直明 ,  辻村 学 ,  大平 武征 ,  井上 裕章 ,  池田 幸雄
出願人/特許権者： 株式会社東芝 ,  株式会社荏原製作所
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-060933
公開番号（公開出願番号）：特開平7-130736
出願日： 1994年03月30日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】本発明は、多層配線構造を有する半導体装置において、アルミニウムよりも抵抗値の低い配線を簡単に形成できるようにすることを最も主要な特徴とする。【構成】たとえば、シリコン基板11上に絶縁膜12を堆積させ、この絶縁膜12に所定の配線パターンにしたがって凹状の溝13を形成する。その上に、チタンおよびパラジウムを順に堆積させ、チタン膜14とパラジウム膜15とを形成する。さらに、その上に、電解鍍金により銀膜16を堆積させるとともに、ポリッシングによって溝状の配線17を形成する。この後、約700°Cで焼鈍処理し、チタン膜14とパラジウム膜15とを合金化して金属間化合物18を形成する。これにより、アルミニウムよりも抵抗値の低い多層構造の配線を得る構成となっている。

請求項（抜粋）：

基板に、金属間化合物を形成しうる合金系材料からなる第1と第2の層、およびこの第2の層と全率固溶体を形成しうる第3の層をそれぞれ成膜し、前記第1,第2の層の合金化により金属間化合物相を形成してなる配線を有することを特徴とする半導体装置。

引用特許：

審査官引用 (3件)

• 特開平4-343455
  
• 特開昭56-088339
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-266968   出願人：日本電気株式会社