特許

J-GLOBAL ID：200903096963305810

制御回路及びその制御回路により制御される集積回路

発明者： 中瀬 純子 ,  松浦 達治 ,  小島 浩嗣 ,  田中 聡
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-059947
公開番号（公開出願番号）：特開平5-152935
出願日： 1991年03月25日
公開日（公表日）： 1993年06月18日
要約：

【要約】【目的】集積回路のしきい電圧を安定に設定し、所望の伝搬遅延時間tpdで動作させる制御回路を提供する。【構成】FETを構成要素とする被制御回路6のFETの伝搬遅延時間tpdを反映する発振周波数fを有するリングオシレータ4を設け、基準周波数frefとfを比較する比較回路1の出力により電圧発生回路2での制御電圧Vbを発生し、これを被制御回路6の基板電極6aに加える。【効果】集積回路における伝搬遅延時間tpdのバラツキを抑え、歩留まりを向上できる。低しきい電圧の集積回路に適用すれば伝搬遅延時間tpdを小さく設定して回路の高速動作を実現できる。

請求項（抜粋）：

FETを構成素子として含む被制御回路の上記FETの伝搬遅延時間を反映する発振周波数を発生する発振回路と、上記発振回路の出力周波数と固定の周波数とを比較する比較回路と、上記比較回路の出力によって可変の電位を発生する電圧発生回路から構成され、上記電圧発生回路の出力を上記FETの基板電極に加える制御信号とすることを特徴とする制御回路。

IPC (4件)：

H03K 19/094 ,  H03K 17/04 ,  H03K 17/30 ,  H03K 19/017

引用特許：

審査官引用 (4件)

• 特開昭58-002195
  
• 特開昭53-004152
  
• 特開昭53-002887
  
• 特開昭52-037668