特許

J-GLOBAL ID：200903096984088887

半導体装置

発明者： 鹿島 雅人
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-096162
公開番号（公開出願番号）：特開2000-294732
出願日： 1999年04月02日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】パッケージ前後で、基準電圧Vref の電圧値の変動を小さく抑制できる分割抵抗を有する半導体装置を提供すること。【解決手段】第1の分割抵抗1の一方の端に高い電位V1を与える第1の端子3が形成され、第2の分割抵抗2の一方の端に低い電位V2を与える第2の端子4が形成され、第1の分割抵抗1の他方の端と、第2の分割抵抗2の他方の端とは中間電位を基準電位Vref として発生する第3の端子5が形成され、第1の分割抵抗1は複数個の第1の単位抵抗1a、1b、1cとこの第1の単位抵抗同志を接続する第1の配線6aでそれぞれ構成され、第2の分割抵抗2は複数個の第2の単位抵抗2a、2b、2cとこの第2の単位抵抗同志を接続する第2の配線6bでそれぞれ構成され、第1および第2の分割抵抗をAに示すように互いに隣接して配置する。こうすることで、パッケージ前後での場所による応力ばらつきがあっても、基準電圧の変動幅を小さく抑制できる。

請求項（抜粋）：

第1の分割抵抗の一方の端に形成され、高電位が印加される第1の端子と、第2の分割抵抗の一方の端に形成され、低電位が印加される第2の端子とを有し、第1の分割抵抗の他方の端と第2の分割抵抗の他方の端とが接続され、該接続点から前記の高電位と前記の低電位の間の中間電位が取り出される前記の2個の分割抵抗を有する半導体装置において、少なくとも、前記第1の端子近傍の第1の分割抵抗と、前記第2の分割抵抗とが互いに隣接するか、もしくは、前記第1の分割抵抗と、前記第2の端子近傍の第2の分割抵抗とが互いに隣接することを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  G05F 1/10 302

FI (3件)：

H01L 27/04 B ,  G05F 1/10 302 B ,  H01L 27/04 P

Fターム (21件)：

5F038AR01 ,  5F038AR09 ,  5F038AR22 ,  5F038AR23 ,  5F038AR29 ,  5F038BB04 ,  5F038BB05 ,  5F038CA02 ,  5F038CA06 ,  5F038DF01 ,  5F038EZ01 ,  5F038EZ20 ,  5H410BB04 ,  5H410CC02 ,  5H410DD02 ,  5H410EA10 ,  5H410EA11 ,  5H410EB14 ,  5H410EB37 ,  5H410FF03 ,  5H410GG05