特許

J-GLOBAL ID：200903096985196640

半導体装置の製造方法

発明者： 宮下 守也 ,  佐俣 秀一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-088942
公開番号（公開出願番号）：特開平11-288942
出願日： 1998年04月01日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 半導体基板表面および表層の結晶欠陥、金属不純物を低減することができる半導体装置の製造方法を提供するである。【解決手段】 チョクラルスキー法で育成され、B(ボロン)を高濃度にドープすることで0.1Ωcm以下の低い抵抗率が実現されたp型シリコン単結晶基板に対して1000°C以上の温度で、かつ水素雰囲気またはアルゴン雰囲気の炉内で熱処理を施すことにより、p型シリコン単結晶基板内のCOP密度を低減する。また、p型シリコン単結晶基板表面および表層のBMD密度を低くする。p型シリコン単結晶基板内部のBMD密度を高くする。

請求項（抜粋）：

0.1Ωcm以下の抵抗率を有するp型半導体基板を1000°C以上の温度で熱処理することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/322 ,  H01L 21/324

FI (2件)：

H01L 21/322 Y ,  H01L 21/324 X