特許
J-GLOBAL ID：200903097022573275
半導体装置及びその製造方法、回路基板並びに電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：再公表公報
出願番号（国際出願番号）：JP1999003417
公開番号（公開出願番号）：WO2000-002243
出願日： 1999年06月25日
公開日（公表日）： 2000年01月13日
要約：
【要約】半導体装置の製造方法は、配線パターン10が形成され半導体素子20の電極22との電気的な接続部分を除いて保護層50にて覆われた基板12を用意し、配線パターン10と電極22との間であって基板12における半導体素子20の搭載領域から保護層50上にかけて異方性導電材料16を設ける第1工程と、異方性導電材料16によって基板12と半導体素子20とを接着して配線パターン10と電極22とを電気的に導通させる第2工程と、を含む。
請求項（抜粋）：
電極が形成された半導体素子と、配線パターンが形成され前記配線パターンにおける前記電極との電気的な接続部分を除いて保護層にて覆われた基板とを接着剤により接続する半導体装置の製造方法であって、 前記配線パターンと前記電極との間であって、前記基板における前記半導体素子の搭載領域から前記保護層上にかけて前記接着剤を設ける第1工程と、 前記接着剤によって前記基板と前記半導体素子とを接着し、前記配線パターンと前記電極とを電気的に導通させる第2工程と、 を含む半導体装置の製造方法。
IPC (1件)：
前のページに戻る
