特許

J-GLOBAL ID：200903097038368221

半導体集積回路装置

発明者： 桑 原 正 規
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-040540
公開番号（公開出願番号）：特開平10-242808
出願日： 1997年02月25日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 リセット動作を可能にする。【解決手段】 リセット信号SR に基づいてリセットされ、クロック信号fi を生成する第1の回路2と、リセット信号を受けて遅延されたリセット信号SDRを出力する遅延回路4と、生成されたクロック信号fi に同期して動作し、生成されたクロック信号fi に同期して、遅延されたリセット信号SDRを取り込むフリップフロップを有する第2の回路6と、を備えていることを特徴とする。

請求項（抜粋）：

リセット信号に基づいてリセットされ、クロック信号を生成する第1の回路と、前記リセット信号を受けて遅延されたリセット信号を出力する遅延回路と、前記生成されたクロック信号に同期して動作し、前記生成されたクロック信号に同期して、前記遅延されたリセット信号を取り込むフリップフロップを有する第2の回路と、を備えていることを特徴とする半導体集積回路装置。

IPC (3件)：

H03K 3/037 ,  G06F 1/24 ,  H04L 29/06

FI (3件)：

H03K 3/037 Z ,  G06F 1/00 351 ,  H04L 13/00 305 Z