特許
J-GLOBAL ID：200903097046359029
乗算器
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平5-258937
公開番号（公開出願番号）：特開平7-093134
出願日： 1993年09月24日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】 回路規模および消費電力が小さく、演算速度の速い乗算器を提供する。【構成】 係数生成回路12により2次のブースのアルゴリズムに基づき乗数11から各2の次数に対応する係数が生成され、これに基づき部分積生成回路13で被乗数10の部分積が算出され、加算回路14によりそれぞれ正の数に変換される。次に各部分積に対する正の数への変換において「1」加算されたビットの最下位ビットに対して加算器22により補正ビット「1」(20)が加算され、加算器21により2の次数に対応した部分積の和すなわち乗算結果23が求められる。
請求項（抜粋）：
ブースのアルゴリズムに基づき乗数を構成する所定のビットから2の次数に対応する複数の係数を生成し、部分積として前記各係数とM(Mは正整数)ビットの被乗数との積を複数算出し、これら部分積を2の次数に対応させて加算することにより乗算結果を算出する乗算器において、前記各部分積の最下位ビットからMビット目とM+1ビット目の各ビットに「1」を加算する第1の加算手段と、前記乗算結果の最下位ビットからMビット目に相当するビットに「1」を加算する第2の加算手段と、前記第1の加算手段による加算結果と前記第2の加算手段とを2の次数に対応させて加算する第3の加算手段とを備えることを特徴とする乗算器。
引用特許：
前のページに戻る
