特許
J-GLOBAL ID：200903097049560914
冗長系伝送路運用方式
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233099
公開番号（公開出願番号）：特開平7-095132
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】多重化伝送装置等の冗長構成を有する伝送装置に対する冗長系伝送路運用方式に関し、インタフェース盤における、予備系の部分の消費電力を減少させることによって、装置全体の低消費電力化を可能にすることを目的とする。【構成】伝送路に対して送受信する信号の処理を行う伝送路信号処理部1と、装置内と伝送路信号処理部とのインタフェースをとる装置内インタフェース部2とを備えたインタフェース盤3,3’を、現用系と予備系とに対応して備えた伝送装置4,4’を、現用系と予備系の伝送路5,5’を介して相互に接続してなる冗長構成を持つ伝送路制御装置において、各インタフェース盤に処理停止制御部6を設けて、装置内インタフェース部2における処理を停止させることができるようにし、各伝送装置において、予備系となったインタフェース盤における処理停止制御部を動作させることによって低消費電力化するように構成する。
請求項（抜粋）：
伝送路に対して送受信する信号の処理を行う伝送路信号処理部(1)と、装置内と該伝送路信号処理部とのインタフェースをとる装置内インタフェース部(2)とを備えたインタフェース盤(3,3’)を、現用系と予備系とに対応して備えた伝送装置(4,4’)を現用系と予備系の伝送路(5,5’)を介して相互に接続してなる冗長構成を持つ伝送路制御装置において、前記装置内インタフェース部(2)における処理を停止させる処理停止制御部(6)を各インタフェース盤に設け、各伝送装置において、予備系となったインタフェース盤における前記処理停止制御部を動作させることによって低消費電力化することを特徴とする冗長系伝送路運用方式。
IPC (3件)：
H04B 1/74
, H04J 3/00
, H04Q 11/04
