特許

J-GLOBAL ID：200903097050229083

半導体モジュール

発明者： 杉田 憲彦 ,  菊池 隆文 ,  宮下 公一 ,  池上 光
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：再公表公報
出願番号（国際出願番号）：JP1999006940
公開番号（公開出願番号）：WO2001-042893
出願日： 1999年12月10日
公開日（公表日）： 2001年06月14日
要約：

【要約】電子回路1を構成するデータプロセッサチップ11及びメモリチップ12a〜12d等の高速動作回路を、ベアチップの状態で多層配線基板10に実装してマルチチップモジュール3とし、これを、電子回路1を構成する配線基板2に搭載する。マルチチップモジュールにおいて、データプロセッサチップとメモリチップとが共通接続されるモジュール内バスにバッファ回路13a〜13e、14を挿入する。バッファ回路は、アドレス出力バッファ、制御信号出力バッファ、及び前記メモリチップの動作選択に呼応して高インピーダンス状態にされるデータ入出力バッファとされる。多層配線基板により耐高周波ノイズ特性が強化されていても、データプロセッサチップがメモリチップをアクセスするとき、それらが接続するモジュール内バスを介して外来ノイズがメモリに流入しようとするが、バッファ回路はそのような外来ノイズの流入を抑制し、メモリアクセス動作中における高周波ノイズによるメモリデータの破壊を防止する。

請求項（抜粋）：

数層の配線層とを有するモジュール基板に、データプロセッサチップと、メモリチップと、スイッチ回路と、が設けられ、 前記データプロセッサチップとメモリチップは前記配線層によって形成されるモジュール内バスに接続され、 前記スイッチ回路は、前記モジュール内バスに挿入され、前記データプロセッサチップによるメモリチップのアクセスに際して前記モジュール内バスに接続される外部接続電極からの入力を遮断するものであることを特徴とする半導体モジュール。

IPC (5件)：

G06F 13/16 510 ,  G06F 3/00 ,  G06F 12/00 550 ,  H01L 25/04 ,  H01L 25/18

FI (4件)：

G06F 13/16 510 C ,  G06F 3/00 F ,  G06F 12/00 550 K ,  H01L 25/04 Z