特許
J-GLOBAL ID：200903097051316966

不揮発性半導体記憶装置

発明者：
石丸 哲也

石丸 哲也 について

, 
松崎 望

松崎 望 について

, 
久米 均

久米 均 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-420916
公開番号（公開出願番号）：特開2004-221554
出願日： 2003年12月18日
公開日（公表日）： 2004年08月05日
要約：
【課題】 不揮発性半導体記憶装置の特性を向上させる。【解決手段】 電荷を蓄積するための窒化シリコン膜SINと、その上下に位置する酸化膜BOTOX、TOPOXとからなるONO膜、その上部のメモリゲート電極MG、その側部にONO膜を介して位置する選択ゲート電極SG、その下部に位置するゲート絶縁膜SGOX、ソース領域MSおよびドレイン領域MDを有するメモリセルの選択ゲート電極SGとソース領域MSに電位を印加し、チャネルを流れる電子を、選択トランジスタのチャネル端とメモリゲート電極MG下のn型不純物領域ME端との間の高電界で加速させることにより、インパクトイオン化によりホットホールを生成させ、このホットホールをメモリゲート電極MGに印加されている負電位により窒化シリコン膜SIN中に注入し、消去を行う。【選択図】 図33
請求項（抜粋）：
(a)半導体基板中に形成された第1および第2半導体領域と、 (b)前記第1および第2半導体領域間上の前記半導体基板の上部に形成された第1導電体および第2導電体と、 (c)前記第1導電体と前記半導体基板との間に形成された第1絶縁膜と、 (d)前記第2導電体と前記半導体基板との間に形成された第2絶縁膜であって、その内部に電荷蓄積部を有する第2絶縁膜と、を有し、 (e)前記第1導電体に正電位を印加した状態で、電子が蓄積された前記電荷蓄積部に正孔を注入することにより消去を行うことを特徴とする不揮発性半導体記憶装置。
IPC (6件)：
H01L21/8247 ,  G11C16/02 ,  G11C16/04 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (7件)：
H01L27/10 434 ,  G11C17/00 621Z ,  G11C17/00 612E ,  G11C17/00 622Z ,  G11C17/00 611E ,  G11C17/00 612F ,  H01L29/78 371
Fターム (35件)：
5B025AA07 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AE05 ,  5B025AE08 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP35 ,  5F083EP63 ,  5F083EP68 ,  5F083ER02 ,  5F083ER11 ,  5F083ER30 ,  5F083GA01 ,  5F083GA21 ,  5F083JA04 ,  5F083JA60 ,  5F083MA06 ,  5F083MA20 ,  5F083PR09 ,  5F101BA45 ,  5F101BB02 ,  5F101BC12 ,  5F101BD07 ,  5F101BD10 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02 ,  5F101BF03
引用特許：
出願人引用 (2件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM