特許
J-GLOBAL ID：200903097057897367
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-141036
公開番号（公開出願番号）：特開2000-332099
出願日： 1999年05月21日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】 ボイドが無く、かつ半導体基板への不純物の拡散がない素子分離領域を形成する。【解決手段】 シリコン基板1上に熱化膜2、シリコン窒化膜3を形成した後、トレンチを形成し、トレンチ内壁に熱化膜4を形成する。シリコン窒化膜3aを堆積し、リンがドーピングされたシリコン酸化膜5を堆積し、熱処理を行いリフローさせる。RIEでシリコン酸化膜5のみをシリコン基板1表面より下までエッチバックする。シリコン酸化膜5上に不純物がドーピングされていないシリコン酸化膜6を堆積する。この時点でトレンチはボイド無く完全に埋め込まれる。CMPで表面を平坦化し、シリコン基板1表面のシリコン窒化膜3および熱化膜2を除去する。リンがドーピングされたシリコン酸化膜5は、シリコン窒化膜3aと不純物を含まないシリコン酸化膜6により被覆されているので、リンのシリコン基板1への拡散は無い。
請求項（抜粋）：
素子分離領域を備えた半導体装置であって、前記素子分離領域は、半導体基板にトレンチを形成し、前記トレンチの内壁表面をシリコン窒化膜で覆い、前記トレンチを、不純物がドーピングされた第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成された不純物がドーピングされていない第2のシリコン酸化膜とで埋め込んだことを特徴とする半導体装置。
Fターム (14件)：
5F032AA45
, 5F032AA46
, 5F032AA49
, 5F032AA70
, 5F032AA77
, 5F032AA78
, 5F032DA02
, 5F032DA03
, 5F032DA04
, 5F032DA23
, 5F032DA33
, 5F032DA34
, 5F032DA53
, 5F032DA74
