特許

J-GLOBAL ID：200903097062046316

半導体記憶装置

発明者： 岸本 次郎 ,  佐藤 弘
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-071201
公開番号（公開出願番号）：特開2000-269364
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 実際に書き込み非選択のメモリセルの拡散層およびチャネルに供給する電圧を低電圧化し、また非選択ワード線の電圧をディスターブに対して最適な値に設定することができる半導体記憶装置を提供する。【解決手段】 256Mフラッシュメモリであって、複数に分割されたウェルの電圧の切り替えを行うために、X系にはウェルデコーダが加えられ、電源回路からウェルデコーダにウェル電圧が供給されるようになっており、プリチャージにおいては、選択ワード線書き込み非選択のメモリセルMCに、ソース12、ドレイン13およびチャネル14を書き込み阻止電圧より低い内部電圧Vpreを使ってプリチャージし、さらにウェルの電位切り替えにより、ソース12、ドレイン13およびチャネル14の電位をブーストし、Vpre+Vupの書き込み阻止電圧を発生させる。

請求項（抜粋）：

半導体基板に拡散層およびチャネルの各領域が形成され、この半導体基板の主面上にゲートが形成されてメモリセルが構成される半導体記憶装置であって、前記メモリセルの分割されたメモリウェルの電位を切り替えて、前記拡散層および前記チャネルの電位をブーストし、高電圧を発生する手段を有することを特徴とする半導体記憶装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/06 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  G11C 17/00 632 A ,  H01L 27/10 434

Fターム (27件)：

5B025AA01 ,  5B025AC01 ,  5B025AD10 ,  5B025AE05 ,  5F001AA25 ,  5F001AB08 ,  5F001AC02 ,  5F001AD12 ,  5F001AD41 ,  5F001AD53 ,  5F001AD61 ,  5F001AE02 ,  5F001AE04 ,  5F001AF06 ,  5F001AF20 ,  5F083EP02 ,  5F083EP23 ,  5F083EP79 ,  5F083ER03 ,  5F083ER09 ,  5F083ER22 ,  5F083GA01 ,  5F083GA15 ,  5F083GA30 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16