特許
J-GLOBAL ID：200903097093253670
相補型半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-317421
公開番号（公開出願番号）：特開平5-129543
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】ソース/ドレインの形成に際してリソグラフィ工程を合計で2回にして、製造工程を少なくし、また、低濃度の不純物層の形状及び濃度プロファイルの設定の自由度を大きくして、所望のトランジスタ特性に対する最適化を容易にする。【構成】絶縁膜24から成る側壁をゲート電極14に形成した後、半導体基板11の表面に対して斜め方向から側壁の裾部を透過する様に不純物16をイオン注入して、低濃度の不純物層17を側壁下に形成する。高濃度の不純物層は、半導体基板11の表面に対して垂直な方向から側壁を透過しない様に不純物をイオン注入して形成する。このため、形成しようとする導電型チャネルMOSトランジスタの領域が開口している同一のマスク層で半導体基板11を覆っている状態で、低濃度の不純物層17と高濃度の不純物層とを連続的に形成することができる。
請求項（抜粋）：
第1導電型チャネルMOSトランジスタと第2導電型チャネルMOSトランジスタとを有しており、半導体基板中のチャネル領域に接している相対的に低濃度の不純物層とこの不純物層に連なっている相対的に高濃度の不純物層とで前記第1及び第2導電型チャネルMOSトランジスタのソース/ドレインが構成されている相補型半導体装置の製造方法において、前記第1及び第2導電型チャネルMOSトランジスタのゲート電極に絶縁膜から成る側壁を形成する工程と、前記側壁を形成した前記第1導電型チャネルMOSトランジスタの形成領域が開口している第1のマスク層で前記半導体基板を覆う工程と、前記第1のマスク層をマスクにして前記半導体基板の表面に対して斜め方向から前記半導体基板に第1導電型の不純物を注入して、前記第1導電型チャネルMOSトランジスタの前記相対的に低濃度の不純物層を形成する工程と、前記第1のマスク層をマスクにして前記表面に対して垂直な方向から前記半導体基板に第1導電型の不純物を注入して、前記第1導電型チャネルMOSトランジスタの前記相対的に高濃度の不純物層を形成する工程と、前記側壁を形成した前記第2導電型チャネルMOSトランジスタの形成領域が開口している第2のマスク層で前記半導体基板を覆う工程と、前記第2のマスク層をマスクにして前記表面に対して斜め方向から前記半導体基板に第2導電型の不純物を注入して、前記第2導電型チャネルMOSトランジスタの前記相対的に低濃度の不純物層を形成する工程と、前記第2のマスク層をマスクにして前記表面に対して垂直な方向から前記半導体基板に第2導電型の不純物を注入して、前記第2導電型チャネルMOSトランジスタの前記相対的に高濃度の不純物層を形成する工程とを有する相補型半導体装置の製造方法。
IPC (3件)：
H01L 27/092
, H01L 21/336
, H01L 29/784
H01L 27/08 321 E
, H01L 29/78 301 P
