特許

J-GLOBAL ID：200903097097834520

半導体装置の製造方法

発明者： 辻本 圭一 ,  石見 隆行
出願人/特許権者： 株式会社三井ハイテック
公報種別：公開公報
出願番号（国際出願番号）：特願平9-179024
公開番号（公開出願番号）：特開平11-008276
出願日： 1997年06月18日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】 エンキャップした封止材への混入空気を脱泡処理する際、脱気に付随し飛び散り半導体チップに付着した封止材を、基板や半導体チップを傷めることなく、労力や時間を要することなく除去し、信頼性の高い半導体装置を生産性よく得ることを目的とする。【解決の手段】 導体回路パタ-ンを設けた基板上にエラストマ-等の弾性体を介し搭載した半導体チップと前記導体回路パタ-ンをワイヤ-で接続する工程と、前記接続箇所を封止した封止部を脱泡処理する工程と、前記基板背面側の絶縁フィルムに孔を形成し半田ボ-ルを設ける工程を含む半導体装置の製造方法において、前記接続箇所を封止後または封止前に液状レジスト9を半導体チップ6に塗布し、真空雰囲気下で脱泡処理し、その後、前記基板1の背面側の絶縁フィルム2を現像・エッチングし所定箇所に孔10を形成する。

請求項（抜粋）：

導体回路パタ-ンを設けた基板上にエラストマ-等の弾性体を介し搭載した半導体チップと前記導体回路パタ-ンをワイヤ-で接続する工程と、前記接続箇所を封止材で封止し、該封止部を脱泡処理する工程と、前記基板背面側の絶縁フィルムの所定箇所に孔を形成し半田ボ-ルを設ける工程を含む半導体装置の製造方法において、前記接続箇所を封止後または封止前に液状レジストを半導体チップに塗布し、真空雰囲気下で脱泡処理し、その後、前記基板背面側の絶縁フィルムを現像・エッチングし所定箇所に孔を形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/60 301 ,  H01L 21/56

FI (3件)：

H01L 21/60 311 W ,  H01L 21/60 301 A ,  H01L 21/56 E