特許

J-GLOBAL ID：200903097152005279

不揮発性半導体記憶装置

発明者： 大石 司 ,  上野 修一 ,  久家 重博
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-358560
公開番号（公開出願番号）：特開2004-193282
出願日： 2002年12月10日
公開日（公表日）： 2004年07月08日
要約：

【課題】安価に製造することが可能な小型で高性能の不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置1Aは、シリコン基板101と、ビット線160と、ワード線170と、メモリセルとを備える。ビット線160は、シリコン基板101の主表面よりも上方に位置し、ワード線170は、ビット線160と交差するように設けらる。メモリセルは、ビット線160とワード線170とが交差する領域に位置し、一方端がビット線160に電気的に接続され、かつ他方端がワード線170に電気的に接続される。メモリセルは、電気的に直列に接続されたTMR素子190およびセル選択ダイオード180を含む。セル選択ダイオード180は、溶融再結晶化法により再結晶化されたn型シリコン層181とp型シリコン層182とを含み、このn型シリコン層181とp型シリコン層の界面においてpn接合を有する。【選択図】 図3

請求項（抜粋）：

主表面を有する半導体基板と、 前記半導体基板の主表面上方に位置する第1導電線と、 前記第1導電線と交差するように設けられた第2導電線と、 前記第1導電線と前記第2導電線とが交差する領域またはその近傍に位置し、一方端が前記第1導電線に電気的に接続され、かつ他方端が前記第2導電線に電気的に接続されたメモリセルとを備え、 前記メモリセルは、電気的に直列に接続された記憶素子およびセル選択ダイオードを含み、 前記セル選択ダイオードは、溶融再結晶化法により再結晶化された半導体層を有し、この半導体層の内部にpn接合を有している、不揮発性半導体記憶装置。

IPC (5件)：

H01L27/105 ,  G11C11/15 ,  H01L21/20 ,  H01L27/10 ,  H01L43/08

FI (7件)：

H01L27/10 447 ,  G11C11/15 110 ,  H01L21/20 ,  H01L27/10 431 ,  H01L27/10 451 ,  H01L27/10 481 ,  H01L43/08 Z

Fターム (22件)：

5F052AA02 ,  5F052AA11 ,  5F052DA02 ,  5F052DB01 ,  5F052GA01 ,  5F052JA01 ,  5F052JA07 ,  5F083CR14 ,  5F083FZ10 ,  5F083GA09 ,  5F083GA10 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083LA12 ,  5F083LA16 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19 ,  5F083PR25 ,  5F083PR33 ,  5F083ZA01