特許

J-GLOBAL ID：200903097175135927

半導体装置の製造方法

発明者： 藤井 美香
出願人/特許権者： ソニー株式会社
代理人 (1件)： 根本 恵司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-187119
公開番号（公開出願番号）：特開2003-007702
出願日： 2001年06月20日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】 半導体基板における孔又は溝パターン密度の高い領域と低い領域でのCMPにおける研磨レート差に基づく被研磨面の段差発生を防止する。【解決手段】 半導体装置の製造方法において、前記孔又は溝パターン12形成面の全面を覆い絶縁層11上に導電層13を形成し、前記孔又は溝パターン密度の低い領域に形成された導電層13に導電層よりも研磨レートの高い不純物(P、B、As)をイオン注入し、その後に導電層をCMPで研磨除去することで均一な研磨面を得る。

請求項（抜粋）：

基板上に形成された絶縁層に孔又は溝パターンを形成する工程、前記孔又は溝パターン形成面の全面を覆い絶縁層上に導電層を形成する工程、前記孔又は溝パターン密度の低い領域に形成された導電層に導電層よりも研磨速度が大きい不純物をイオン注入する工程、その後に導電層を研磨除去する工程を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/304 621 ,  H01L 21/304 622

FI (3件)：

H01L 21/304 621 D ,  H01L 21/304 622 X ,  H01L 21/88 K

Fターム (13件)：

5F033HH04 ,  5F033LL04 ,  5F033MM01 ,  5F033PP09 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ59 ,  5F033QQ65 ,  5F033VV16 ,  5F033XX01