特許
J-GLOBAL ID：200903097179088648

半導体装置

発明者：
入野 仁

入野 仁 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-349246
公開番号（公開出願番号）：特開平10-189958
出願日： 1996年12月27日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 半導体装置の入出力保護回路に用いられるMOS構造のバッファトランジスタを、複数の並列配置したMOSトランジスタで構成すると、一部のトランジスタに負担が集中し、このトランジスタがスナップバックする前に破壊されてしまう。【解決手段】 保護回路を構成するMOS型のバッファトランジスタのゲート電極15を1本の連続した波状に形成し、このゲート電極15を挟んだそれぞれにソース拡散層16とドレイン拡散層14をそれぞれ1つの拡散領域として構成する。保護回路が1つのバッファトランジスタとして構成されるため、一部のトランジスタに対する負担の集中が回避でき、サージ電圧に対する保護能力が向上される。その一方で、保護回路の占有面積が増大されることはなく、かつ製造工程が増加されることもなく、電流駆動能力が低減されることもない。
請求項（抜粋）：
入出力回路にMOS構造のバッファトランジスタを有する保護回路を備える半導体装置において、前記バッファトランジスタは、ゲート電極が波状の平面形状に形成され、このゲート電極を挟む一方の領域にソースが、他方の領域にドレインがそれぞれ1つの連続した拡散層領域として構成されていることを特徴とする半導体装置。
IPC (6件)：
H01L 29/78 ,  H01L 23/62 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088
FI (4件)：
H01L 29/78 301 K ,  H01L 23/56 A ,  H01L 27/04 H ,  H01L 27/08 102 H
引用特許：
審査官引用 (5件)
  • 入出力保護回路
    公報種別：公開公報   出願番号：特願平5-219331   出願人：富士通株式会社
  • 特開昭63-289962
  • 特開昭57-153472
全件表示

前のページに戻る

TOP

BOTTOM