特許

J-GLOBAL ID：200903097185722278

サイクルスリップ検出回路

発明者： 安藤 雄二 ,  一番ヶ瀬 広 ,  久保 和夫
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-072675
公開番号（公開出願番号）：特開2000-269797
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 比較対象である2つのクロックが非同期であっても安定にスリップを検出すること。【解決手段】 受信クロックS11をフリップフロップ回路2にて自走クロックS10によりサンプリングし、エッジ検出回路3により、フリップフロップ回路2の出力信号S12の立ち上がりエッジを検出する。2つのカウンタ回路4,5をそれぞれ自走クロックS10および受信クロックS11で動作させ、それら2つのカウンタ回路4,5の各カウント値の最大値をそれぞれ2つのラッチ回路6,7でラッチする。判定回路8により、ラッチ回路6,7の出力どうしの差分と、予め設定されたしきい値mとを比較し、その差分がしきい値mを超える場合にスリップ検出とし、しきい値m以下である場合にスリップ解除とすることによって、非同期時でもサイクルスリップを検出する。

請求項（抜粋）：

受信クロックを自走クロックでサンプリングするサンプリング手段と、前記サンプリング手段から出力された周期信号のエッジを検出するエッジ検出手段と、前記エッジ検出手段の出力信号によりリセットされ、かつ前記自走クロックで動作する第1のカウンタと、前記エッジ検出手段の出力信号によりリセットされ、かつ前記受信クロックで動作する第2のカウンタと、前記第1のカウンタの値を前記エッジ検出手段の出力信号により保持する第1のラッチ手段と、前記第2のカウンタの値を前記エッジ検出手段の出力信号により保持する第2のラッチ手段と、前記第1のラッチ手段および前記第2のラッチ手段によりそれぞれ保持された各カウンタ値の差分と、予め設定されたしきい値とを比較し、前記差分がしきい値を超えた場合にサイクルスリップ検出信号を発生し、前記差分がしきい値以下となる場合にサイクルスリップ検出信号を解除する判定手段と、を具備することを特徴とするサイクルスリップ検出回路。