特許
J-GLOBAL ID:200903097197147554

半導体記憶装置、及びデータ処理装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平6-049788
公開番号(公開出願番号):特開平7-235187
出願日: 1994年02月22日
公開日(公表日): 1995年09月05日
要約:
【要約】【目的】 本発明の目的は、メモリセルデータの出力サイクルの高速化を図ることにある。【構成】 メインアンププリチャージ回路101,102を設け、コモンI/O線のプリチャージとは別に、メインアンプI/O線MIO,MIO*を個別的にプリチャージ可能とすることにより、リードサイクルを短くしても、メインアンプメインアンプI/O線のプリチャージが円滑に行われるようにする。
請求項(抜粋):
メモリセルに結合されたデータ線が選択的に結合されるコモンI/O線と、このコモンI/O線をプリチャージするためのコモン線プリチャージ回路と、上記コモンI/O線に対応して設けられたメインアンプI/O線と、上記コモンI/O線を介して上記メインアンプI/O線に伝達された信号を増幅するための増幅回路とを含む半導体記憶装置において、上記コモン線プリチャージ回路とは別に、上記メインアンプI/O線をプリチャージするためのメインアンププリチャージ回路を設けたことを特徴とする半導体記憶装置。
IPC (3件):
G11C 11/419 ,  G11C 11/41 ,  G11C 11/409
FI (3件):
G11C 11/34 311 ,  G11C 11/34 M ,  G11C 11/34 354 A

前のページに戻る