特許

J-GLOBAL ID：200903097200380125

半導体集積回路装置の製造方法および半導体集積回路装置

発明者： 吉田 誠 ,  熊内 隆宏 ,  只木 ▲芳▼▲隆▼
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-138836
公開番号（公開出願番号）：特開平9-321249
出願日： 1996年05月31日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 溝掘り埋込み形の分離構造を有する半導体集積回路装置の電気的特性を向上させる。【解決手段】 溝掘り埋込み形の分離領域2において、接続孔9a1,9b1,9b2 等から露出する部分に、層間絶縁膜8a〜8cに対してエッチング選択比の高い材料からなる分離膜2b1 を設ける。

請求項（抜粋）：

半導体基板に形成された分離溝に分離膜が埋め込まれてなる溝掘り埋込み形の分離領域と、前記半導体基板において前記溝掘り埋込み形の分離領域に囲まれた活性領域に形成された所定の半導体領域と、前記半導体基板上に堆積された絶縁膜に、前記所定の半導体領域が露出するように穿孔された接続孔とを有する半導体集積回路装置の製造方法であって、(a)前記半導体基板に前記分離溝を掘る工程と、(b)前記分離溝内に分離膜を埋め込む場合に、前記溝掘り埋込み分離領域において少なくとも前記接続孔から露出する領域に、前記絶縁膜に対してエッチング選択比を持つようなストッパ部が配置されるように分離溝を埋め込む工程と、(c)前記分離膜の埋込み工程後に、前記半導体基板上に前記絶縁膜を堆積する工程と、(d)前記絶縁膜に前記所定の半導体領域が露出するような接続孔をエッチング処理によって穿孔する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/76

FI (5件)：

H01L 27/10 681 D ,  H01L 21/28 E ,  H01L 21/302 J ,  H01L 21/76 N ,  H01L 27/10 621 C